【導(dǎo)讀】在PCB設(shè)計中，如果對多層電路板進(jìn)行射頻線仿真，為了清晰地做出的對比，將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對比。結(jié)果立見高下。
表層未鋪地的PCB文件如下圖1所示（兩種線寬）:
線寬0.1016 mm的射頻線(表層鋪地前)
線寬0.35 mm的射頻線(表層鋪地前)
圖1：表層未鋪過地的PCB
首先將線寬不同的兩塊板(表層鋪地前)由ALLEGRO導(dǎo)入SIWAVE，在目標(biāo)線上加入50Ω端口。針對不同線寬0.1016mm和0.35mm， 我們的仿真結(jié)果如圖2所示，圖中顯示的曲線是S21，仿真頻率范圍為800MHz-1GHz。
表層未鋪地的S21 (線寬0.1016mm)
表層未鋪地的S21 (線寬0.35mm)
圖2：表層未鋪地的S21
[page] 由圖中可以看到，在800MHz-1GHz的范圍內(nèi)，仿真的數(shù)據(jù)展示為小數(shù)點后一到兩位的數(shù)量級，0.35mm的損耗要比0.1016mm的線小一個數(shù)量 級，這是因為0.35mm的線寬在該板的層疊條件下其特征阻抗接近50Ω。 因此間接驗證了我們所做的阻抗計算(用線寬約束)是有一定作用的。
接下來我們做了表層鋪地后的同樣的仿真(800MHz-1GHz)，導(dǎo)入的PCB文件如下圖。
0.1016 mm的射頻線(表層鋪地)
0.35 mm的射頻線(表層鋪地)
圖3：表層鋪過地后的PCB
仿真結(jié)果如下圖:
表層鋪地后的S21 (0.1016mm)
表層鋪地后的S21 (0.35mm)
圖4：表層鋪過地后的S21
圖4：表層鋪過地后的S21
由圖中看到，仿真的數(shù)據(jù)顯示，該傳輸線的線損已經(jīng)是1-2 dB的數(shù)量級了，當(dāng)然0.35 mm的損耗要明顯小于0.1016 mm的。另外一個明顯的現(xiàn)象是相對于未鋪地的仿真結(jié)果，隨著頻率由800MHz到1GHz的增加，損耗趨大。
我們可以從仿真的結(jié)果中得到這樣一個結(jié)果：
1.射頻走線最好按50歐姆走，可以減小線損；
2.表層的鋪地事實上是將一部分RF信號能量耦合到了地上，造成了一定的損耗。因此PCB表層的鋪地應(yīng)該有所講究。盡量遠(yuǎn)離RF線。工程經(jīng)驗是大于1.5倍的線寬。
相關(guān)閱讀：
PCB專區(qū)：高速DSP系統(tǒng)的電路板級電磁兼容性設(shè)計
電路分享：基于FPGA的PCB測試機的設(shè)計
PCB設(shè)計指導(dǎo)：如何改進(jìn)高頻信號傳輸中的SMT焊盤設(shè)計？
