【導讀】在精密數(shù)據(jù)采集系統(tǒng)中，工程師常常會遇到模數(shù)轉(zhuǎn)換器（ADC）輸出出現(xiàn)微小偏差或隨機波動的情況。這類問題往往源于系統(tǒng)內(nèi)部的電源噪聲，尤其是壓控振蕩器（VCO）供電軌上的噪聲。這類噪聲會引發(fā)時鐘信號抖動，進而被用作ADC的采樣時鐘，最終導致轉(zhuǎn)換誤差和異常數(shù)據(jù)的產(chǎn)生。

傳統(tǒng)上，由于開關(guān)模式電源（SMPS）在開關(guān)操作中不可避免地產(chǎn)生噪聲，一般不直接用于時鐘等敏感供電軌。為了最大限度降低誤差，通常采用具備高噪聲抑制能力的低壓差線性穩(wěn)壓器（LDO）為關(guān)鍵器件供電。

然而，電源技術(shù)近年來取得重要突破。以 ADI 公司的 LTM8080 為例，該器件將降壓型穩(wěn)壓器、后調(diào)節(jié)雙路LDO和噪聲抑制技術(shù)集成于單一封裝。其輸出噪聲水平可與高性能獨立LDO（如 LT3045）相媲美，標志著SMPS也能直接用于低噪聲供電場景。

為何供電軌噪聲如此關(guān)鍵？

供電軌噪聲對系統(tǒng)性能的影響不容忽視。例如在圖1所示的典型設(shè)置中，LT3045 LDO 為 ADF4372 頻率合成器的VCO供電，后者為 AD9208 ADC 和 FPGA 板提供時鐘。圖2所展示的相位噪聲圖，可作為評估其他電源方案的基準。

當采用噪聲較高的供電軌時，相位噪聲邊帶會明顯抬高（圖3），進而導致ADC采樣時鐘邊沿出現(xiàn)抖動（圖4）。時鐘抖動使得ADC在非理想時間點對模擬信號進行采樣，生成存在位錯誤的數(shù)據(jù)字。

位錯誤可能引發(fā)系統(tǒng)層面的問題。例如在安全關(guān)鍵應用中，若數(shù)據(jù)字指示的電壓高于實際值，可能導致設(shè)備提前激活，甚至在未準備好的狀態(tài)下禁用安全機制，造成嚴重后果。

集成架構(gòu)的優(yōu)勢：SMPS + LDO 一體化方案

將SMPS與LDO穩(wěn)壓器集成于單一封裝，帶來多方面的系統(tǒng)優(yōu)勢：

輸入靈活性：可直接接入12 V或24 V等工業(yè)標準電源軌；

電壓裕量控制：支持VIOC（電壓輸入?輸出控制）功能，通過調(diào)節(jié)上游SMPS輸出，確保LDO始終工作在最佳裕量電壓，兼顧效率與電源抑制比（PSRR）；

噪聲敏感走線內(nèi)置：關(guān)鍵信號路徑在芯片內(nèi)部完成，降低PCB布局難度；

EMI噪聲定向屏蔽：開關(guān)噪聲被引導遠離LDO輸出，避免影響其噪聲性能；

擴展能力：除片內(nèi)LDO外，還可支持外部LDO接入中間總線，提升設(shè)計靈活性。

此類集成器件在出廠前均經(jīng)過全面測試，確保實際性能符合數(shù)據(jù)手冊規(guī)格。

實測表現(xiàn)：LTM8080 與 LT3045 對比

在實際測試中，LTM8080 展現(xiàn)出與 LT3045 幾乎一致的噪聲抑制能力。如表2所示，兩者的信噪比（SNR）非常接近；圖6的相位噪聲圖進一步驗證了LTM8080在噪聲控制方面的優(yōu)秀表現(xiàn)。因此，LTM8080 不僅可作為 LT3045 的替代方案，有效降低位錯誤，還具備更低的功率損耗和更高的輸入電壓靈活性。

結(jié)論

測試結(jié)果表明，采用先進噪聲抑制技術(shù)（如EMI噪聲屏蔽）的SMPS器件已能夠直接為VCO等噪聲敏感供電軌供電，在不犧牲信噪比的前提下，兼具高效率與設(shè)計靈活性。盡管本文重點討論的是VCO供電場景，但這種高度集成、低噪聲的SMPS＋LDO架構(gòu)，同樣適用于其他對電源純凈度有嚴苛要求的模擬與射頻電路，為下一代高性能系統(tǒng)設(shè)計提供了可靠的電源解決方案。