一:原理圖設(shè)計：
1、時鐘芯片的電源與其它電源用磁珠隔開，磁珠后加去耦電容，去耦電容由22uF的鉭電容和0.1uF、0.01uF、0.001uF的瓷片電容組成，這些電容可分別針對不同頻率的噪聲進(jìn)行濾波。

通常，22uF適用于10MHz以下的噪聲，0.1uF適用于5MHz~66MHz，0.01uF適用于40MHz~80MHz，0.001uF則適用于更高頻率的噪聲。

示意圖如下，可根據(jù)實際使用情況對電容進(jìn)行調(diào)整。 

 
圖1 時鐘芯片的去耦電容
 

2、在時鐘信號線上，通常需進(jìn)行源端阻抗匹配，如33R的匹配電阻；同時，在匹配電阻之后，對于頻率高于66MHz的時鐘，加一個3~5pF的電容，對于頻率低于66MHz的時鐘，可加一個10~15pF的電容，形成RC濾波器，抑制500M以上的高頻輻射。其中，加大R和C可減小EMI輻射，但時鐘波形也會變差。

圖2 時鐘線的處理

二：PCB設(shè)計：

1、時鐘芯片的電源去耦電容應(yīng)盡量靠近芯片的電源管腳放置。

2、盡量控制時鐘線的過孔數(shù)，通常不要超過2個。

3、如果時鐘線有過孔，可在過孔的相鄰位置，加一個旁路電容，以確保時鐘線換層后，參考層（相鄰層）的電流回路連續(xù)。如下圖：

圖3 過孔處的旁路電容

4、所有時鐘線原則上不允許跨島。當(dāng)時鐘頻率較高時，若實在做不到不跨島，可在兩個跨島之間靠近時鐘線的地方放置一個0.1uF的電容，以形成鏡像通路。

5、時鐘線要遠(yuǎn)離其它信號線，最好進(jìn)行包地處理。

6、時鐘的上下拉電阻盡量靠近時鐘芯片放置。

7、進(jìn)行繞線時，進(jìn)去的線和出來的線應(yīng)盡量遠(yuǎn)。