【導(dǎo)讀】2015 年 5 月 7 日，MathWorks宣布，引入像素流處理算法Vision HDL Toolbox，現(xiàn)已在該公司的 Release 2015a 中推出。Vision HDL Toolbox 為在 FPGA和 ASIC上進(jìn)行視覺(jué)系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)提供了像素流處理算法。
該工具箱還包括一個(gè)靈活的設(shè)計(jì)框架，可支持一組多樣化的接口類(lèi)型、幀尺寸和幀率，包括高清 (1080p) 視頻。工具箱中的圖像處理、視頻和計(jì)算機(jī)視覺(jué)算法均采用適合 HDL 實(shí)現(xiàn)的架構(gòu)。
視覺(jué)算法開(kāi)發(fā)人員正面臨著這樣一種雙重挑戰(zhàn)：一方面視頻幀尺寸、幀率快速增長(zhǎng)，另一方面是在 FPGA 和 ASIC 平臺(tái)上進(jìn)行視覺(jué)系統(tǒng)原型設(shè)計(jì)或?qū)崿F(xiàn)的巨大復(fù)雜性。Vision HDL Toolbox 提供了專(zhuān)門(mén)圖像處理和計(jì)算機(jī)視覺(jué)算法庫(kù)，其專(zhuān)為 FPGA 和 ASIC 實(shí)現(xiàn)以及不同尺寸和像素的幀自動(dòng)轉(zhuǎn)換而設(shè)計(jì)，可幫助開(kāi)發(fā)人員克服這些挑戰(zhàn)。設(shè)計(jì)者還可以將這些算法與 HDL Coder 配合使用來(lái)生成不依賴供應(yīng)商的可讀 HDL 代碼。另外，借助 HDL Verifier，設(shè)計(jì)者可以將 FPGA 或 ASIC 上運(yùn)行的算法與 MATLAB 或 Simulink 上運(yùn)行的基于幀的測(cè)試模型相連接。
MathWorks 產(chǎn)品市場(chǎng)經(jīng)理 John Zhao 說(shuō)：“特別是 FPGA 目前已逐漸成為最流行的圖像處理和計(jì)算機(jī)視覺(jué)系統(tǒng)平臺(tái)。全新 Vision HDL Toolbox 的推出正是為了幫助開(kāi)發(fā)人員進(jìn)行更快的系統(tǒng)原型設(shè)計(jì)和實(shí)現(xiàn)，同時(shí)還可以縮短設(shè)計(jì)周期并提高效率，因?yàn)樵摴ぞ呦淠軌蚣霸绨l(fā)現(xiàn)設(shè)計(jì)工作流程中的設(shè)計(jì)錯(cuò)誤，并將編寫(xiě) HDL 代碼所需的時(shí)間縮到最短。”
Vision HDL Toolbox 主要特性：
圖像處理、視頻和計(jì)算機(jī)視覺(jué)算法使用一種像素流處理體系結(jié)構(gòu)，包括圖像增強(qiáng)、過(guò)濾、形態(tài)和統(tǒng)計(jì)
幀-像素和像素-幀轉(zhuǎn)換與 MATLAB 和 Simulink 中基于幀的處理功能相集成
視頻同步信號(hào)可用于處理非理想的時(shí)序和分辨率偏差
可配置的幀率和幀尺寸，包括用于高清 (1080p) 視頻的 60FPS
支持 HDL 代碼生成和實(shí)時(shí)驗(yàn)證
