由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長(zhǎng)度成正比，與其寬度成反比，因而短而精的導(dǎo)線對(duì)抑制干擾是有利的。時(shí)鐘引線、行驅(qū)動(dòng)器或總線驅(qū)動(dòng)器的信號(hào)線常常載有大的瞬變電流，印制導(dǎo)線要盡可能地短。對(duì)于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時(shí)，即可完全滿足要求；對(duì)于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。

 

 

采用平等走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

 

3、為了抑制印制板導(dǎo)線之間的串擾，在設(shè)計(jì)布線時(shí)應(yīng)盡量避免長(zhǎng)距離的平等走線，盡可能拉開線與線之間的距離，信號(hào)線與地線及電源線盡可能不交叉。在一些對(duì)干擾十分敏感的信號(hào)線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。

 

 

（1）盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。

 

（2）時(shí)鐘信號(hào)引線最容易產(chǎn)生電磁輻射干擾，走線時(shí)應(yīng)與地線回路相靠近，驅(qū)動(dòng)器應(yīng)緊挨著連接器。

 

（3）總線驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線。對(duì)于那些離開印制電路板的引線，驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。

 

（4）數(shù)據(jù)總線的布線應(yīng)每?jī)筛盘?hào)線之間夾一根信號(hào)地線。最好是緊緊挨著最不重要的地址引線放置地回路，因?yàn)楹笳叱］d有高頻電流。

 

（5）在印制板布置高速、中速和低速邏輯電路時(shí)，應(yīng)按照?qǐng)D1的方式排列器件。

 

 

為了抑制出現(xiàn)在印制線條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配，即在傳輸線的末端對(duì)地和電源端各加接一個(gè)相同阻值的匹配電阻。根據(jù)經(jīng)驗(yàn)，對(duì)一般速度較快的TTL電路，其印制線條長(zhǎng)于10cm以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來(lái)決定。

 

 

布線非?？拷牟罘中盘?hào)對(duì)相互之間也會(huì)互相緊密耦合，這種互相之間的耦合會(huì)減小EMI發(fā)射，通常(當(dāng)然也有一些例外)差分信號(hào)也是高速信號(hào)，所以高速設(shè)計(jì)規(guī)則通常也都適用于差分信號(hào)的布線，特別是設(shè)計(jì)傳輸線的信號(hào)線時(shí)更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計(jì)信號(hào)線的布線，以確保信號(hào)線的特征阻抗沿信號(hào)線各處連續(xù)并且保持一個(gè)常數(shù)。

 

在差分線對(duì)的布局布線過(guò)程中，我們希望差分線對(duì)中的兩個(gè)PCB線完全一致。這就意味著，在實(shí)際應(yīng)用中應(yīng)該盡最大的努力來(lái)確保差分線對(duì)中的PCB線具有完全一樣的阻抗并且布線的長(zhǎng)度也完全一致。差分PCB線通常總是成對(duì)布線，而且它們之間的距離沿線對(duì)的方向在任意位置都保持為一個(gè)常數(shù)不變。通常情況下，差分線對(duì)的布局布線總是盡可能地靠近。